脉冲神经网络中的内在记忆机制：从生物启发到硬件实现

项目核心概述

本研究项目由nkanderson开发（2026-05-26发布于GitHub，链接：https://github.com/nkanderson/intrinsic-memory-SNNs），聚焦脉冲神经网络（SNN）中的内在记忆机制，通过分数阶微分建模神经元历史状态，对比传统LIF模型在数字硬件（FPGA）实现中的性能与开销，探索生物启发的低功耗神经形态计算路径。

研究背景与问题提出

传统人工神经网络（ANN）简化了生物神经元的动态特性，而SNN作为第三代神经网络，采用脉冲信号传递信息，是低功耗神经形态计算的关键方向。生物神经元的内在记忆（根据历史活动调整当前响应）是SNN的重要特性，但如何在数字硬件中有效实现这一机制，同时平衡计算开销与性能，仍是开放课题。传统LIF模型忽略了神经元历史活动的长期影响，难以捕捉生物合理性。

研究方法：三层框架与分数阶建模

项目采用三阶段研究框架：

1. 设计空间分析：关注神经元历史项表示、分数阶微分实现（替代整数阶微分以引入记忆效应）、定点数精度与资源权衡；
2. 训练与仿真：使用snnTorch训练SNN，量化模型后通过软件仿真验证，再用SystemVerilog和cocotb进行硬件仿真；
3. FPGA基准测试：将模型综合到FPGA平台，评估资源占用与推理性能。

分数阶微分建模：用分数阶导数（0<α<1）替代LIF模型的整数阶导数，其定义包含历史状态积分，天然具备记忆特性： D^α V(t) = 1/Γ(1-α) * d/dt ∫[0 to t] (V(τ)/(t-τ)^α) dτ

实验设计与验证流程

• 任务选择：以经典车杆平衡控制任务为基准，SNN控制器需接收系统状态（位置、速度、角度、角速度）并输出控制决策；
• 量化策略：对权重、激活（膜电位/脉冲输出）、历史状态进行定点数量化，优化硬件部署效率；
• 验证方法：通过cocotb框架进行软硬件协同仿真，验证SystemVerilog实现的正确性，再进行FPGA硬件测试。

研究意义与应用前景

• 神经形态计算推进：提升SNN的生物合理性，探索低功耗时序信息处理，评估复杂模型的硬件可实现性；
• 潜在应用：时序模式识别（手势、语音）、机器人控制（更稳定的状态记忆控制器）、边缘AI设备（资源受限下的复杂时序推理）；
• 性能对比：项目将内在记忆模型与传统LIF模型在FPGA上的资源占用和推理性能进行对比分析。

技术栈与工具链

层级	工具/技术	用途
深度学习框架	snnTorch	SNN训练与仿真
硬件描述语言	SystemVerilog	数字电路设计
验证框架	cocotb	Python-based硬件测试
部署平台	FPGA	硬件原型验证
编程语言	Python	训练脚本与数据分析

总结与未来展望

本项目展示了生物神经科学洞见向工程模型的转化，提供了从理论建模到硬件验证的完整研究范式。分数阶微分在神经元建模中的应用，代表了神经网络向生物合理性回归的方向。未来，随着神经形态芯片技术成熟，具备内在记忆的SNN有望在低功耗边缘计算场景中发挥重要作用。