基于FPGA的脉冲神经网络加速器：用硬件实现类脑计算的MNIST手写数字识别

本项目由Dinesh-Vardhan开发并开源在GitHub（项目链接：https://github.com/Dinesh-Vardhan/FPGA-Based-Spiking-Neural-Network-MNIST，发布时间：2026年6月11日）。核心内容是使用Verilog HDL在FPGA上实现脉冲神经网络（SNN）加速器，采用LIF神经元模型、STDP学习机制和Winner-Take-All（WTA）竞争机制，完成MNIST手写数字识别任务，为边缘AI和神经形态计算提供实用的开源参考方案。

传统深度神经网络（DNN）部署在资源受限的边缘设备时面临高功耗、高延迟和内存依赖等问题。神经形态计算和脉冲神经网络（SNN）作为生物启发的计算范式，以事件驱动的离散脉冲传递信息，仅在神经元触发时耗能，具有能效优势；同时具备时间编码能力，可天然处理时序信息，且更接近生物神经系统，为边缘AI提供新方向。

项目采用模块化硬件设计，数据流为：MNIST图像经泊松脉冲编码器（基于LFSR伪随机机制）转换为脉冲序列→突触层完成权重乘法→LIF神经元阵列（积分输入电流、模拟膜电位衰减与阈值触发）→WTA机制选出激活最高的神经元作为识别结果。核心组件包括：

1. LIF神经元：模拟生物神经元膜电位动态，通过数字累加器和比较器实现；
2. STDP学习：根据前后神经元脉冲相对时间调整突触强度，符合Hebbian法则；
3. WTA竞争：通过侧向抑制确保单一神经元获胜，避免类别模糊；
4. 自适应阈值：动态调整神经元阈值，防止单一神经元主导。

在Xilinx Vivado环境中实现，针对FPGA特性优化：

1. 定点数运算：替代浮点运算，降低资源开销并保证精度；
2. 并行与流水线设计：多个LIF神经元并行工作，突触权重存储于RAM支持并行读取；
3. 事件驱动架构：虽FPGA静态功耗较高，但为未来ASIC实现奠定基础，ASIC中仅脉冲触发时激活电路，可大幅提升能效。

应用场景：

• 边缘AI：适用于智能传感器、可穿戴设备和工业监控系统，实现低延迟、低功耗推理；
• 机器人：为关节控制器、视觉处理单元和导航系统提供接近生物神经系统的感知决策能力。 未来扩展：
• 引入卷积层处理复杂视觉任务（如CIFAR-10/ImageNet）；
• 优化存储与互连，支持更大规模神经元阵列；
• 建立SystemVerilog验证环境；
• 通过高速链路连接多FPGA构建神经形态计算集群。

本项目验证了用硬件描述语言在FPGA上实现生物启发神经网络的可行性，为边缘AI提供高效方案。项目提供完整源代码、架构图和波形仿真结果，是学习神经形态计算、硬件加速和边缘AI的优质资源。随着神经形态芯片技术成熟，这类架构将在未来智能系统中发挥重要作用。